第五章



在本章將介紹數位電子鐘專題製作,配合前面章節所介紹之組合邏輯及順 序邏輯之觀念,組合小電路完成一個大電路的設計。

### 數位電子鐘功能說明:

- 1. 計時:時、分以七段顯示器顯示,秒以 LED 閃爍顯示。
- 時間調整:可設定時、分;調整時間小時(或分)時,按一下小時(或分)之按鍵 開關,可使小時(或分)上數1;若按住小時(或分)之按鍵開關,則一秒後可快 速上數(每秒上數4)。
- 3. 有 LED 組成的鐘擺,來回輪流顯示 LED,每秒輪1次。
   數位電子鐘功能要點及設計方法:
- 1. 經由晶體振盪電路振盪出 32768Hz 之穩定振盪頻率輸入。
- 2. 輸入端經由 MOD32768 可得 1Hz 之穩定頻率。
- 3. 1Hz 頻率接到輸出端經由 LED 可完成秒之閃爍動作。
- 4. 1Hz 頻率接到 2 對 1 多工器之 B 輸入端,再經由 MOD60 電路計數可得分鐘 之值,此可經由個位數及十位數之共陰極七段顯示解碼器解碼之後接到共陰 極七段顯示器即可顯示分鐘值。
- 5. MOD60 電路的分鐘值輸出同時接到另一個 2 對 1 多工器的 B 輸入端,再經由 MOD24 電路計數可得小時之值,此亦可經由個位數及十位數之共陰極七段顯示解碼器解碼之後接到共陰極七段顯示器即可顯示小時值。
- 6. 二個 2 對 1 多工器的 A 輸入則可分別為調整分鐘及小時之輸入。
- 調整時間之輸入以開關(SW)來輸入,因為機械式開關會有彈跳現象,所以要 有防彈跳電路,並配合前微分電路可得較穩定之調整時間輸入。
- 8. 防彈跳電路所需之週期 30ms 之振盪頻率可直接由 MOD32768 之第9支腳取得,其頻率為 32Hz,週期為 31.25ms 接近且大於 30ms,所以可直接取用。
- 在此調整時間之輸入所要完成的設計功能是:當開關押一下就放開,會產生 1個脈波計數,當開關押著超過1秒鐘,則將以4Hz(delay clock)的速度計 數,用此方式調整較為迅速方便。
- 10. 當調整開關壓下時,2對1多工器選擇調整開關輸入之按鍵脈波,當調整開 關未壓下時2對1多工器選擇正常計時之脈波。
- 11. 當調整分鐘開關在作調整分鐘之動作時,小時之計數將停止。即若有分鐘調整超過 59,當其變成 00 之時,並不會在小時之計數產生進位。
- 12. 用 8 個 LED 來完成霹靂燈,1 秒鐘來回輪流亮一次。





根據以上敘述,可繪製如圖 5-1 之電路方塊圖。

🕒 圖 5-1 數位電子鐘電路方塊圖

由以上方塊圖可知完成此電路需要多個電路的組合,其中名稱相同的小方 塊之輸出入接腳代表其接線相連。因為多數方塊圖內電路已在前面章節中完 成,因此可直接取用,已完成的電路有 MOD 32768,MOD 60, MOD 24,共 陰極七段顯示解碼器、多工器、防彈跳電路、前微分電路。尚未完成的只有 4Hz 時脈電路及鐘擺電路,以下先分別介紹此二個電路,再組合其它部分來完成數 位電子鐘電路。

### —、4Hz 時脈電路及調整時間電路

此電路的主要目的在於完成調整時間之輸入所要完成的設計功能是:當開 關押一下就放開,會產生1個計數脈波,當開關押著超過1秒鐘,則將以4Hz (delay clock)的速度計數。如圖 5-2 所示,TUNE\_M 表示分鐘的調整,TUNE\_H 表示小時的調整,其經由防彈跳電路(debounce)輸出後進入兩個電路,一為前微 分電路,主要是使開關按一下即能夠在輸出產生一個時脈,使時間調整能上數 加1。另一為四個 D 型正反器電路,四個 D 型正反器的時脈輸入接到 dly\_clk, dly\_clk 的輸出為 MOD32768 的 Q12,其輸出為 4Hz。此電路的作用在於當開關 (TUNE\_M 及 TUNE\_H)按住時,D 型正反器持續輸入 1,1 秒鐘之後每秒鐘會讓 時間調整上數4,因為D 型正反器有四個且其時脈頻率為 4Hz。

## CPLD數位邏輯設計



🕒 圖 5-2 4Hz 時脈及調整時間電路圖

## 二、sweep 鐘擺電路

如圖 5-2(b), MOD 32768 的 Q14 輸出為 1Hz, 其接到 LED 可使其成為秒的 閃爍燈號。Q14Q13Q12Q11 四條線的輸出接到 sweep 鐘擺電路的 DCBA, 其

專題製作

L0~L7 亮暗情形如 sweep 鐘擺電路真值表所示,當 DCBA 計數由 0~7 時,LED 分別由 L0 依序亮到 L7;當 DCBA 計數由 8~15 時,燈號分別由 L7 依序亮到 L0。而 DCBA 輸入為一 0~15 之計數器,因此 LED 會持續由 L0 亮到 L7,再由 L7 亮回 L0,如此反覆。因為其計數頻率為 16Hz,所以其 L0~L7 再由 L7~L0 亮一回的時間為 1 秒鐘。

D	C	В	А	L7	L6	L5	L4	L3	L2	L1	LO
0	0	0	0	0	0	0	0	0	0	0	1
0	0	0	1	0	0	0	0	0	0	1	0
0	0	1	0	0	0	0	0	0	1	0	0
0	0	1	1	0	0	0	0	1	0	0	0
0	1	0	0	0	0	0	1	0	0	0	0
0	1	0	1	0	0	1	0	0	0	0	0
0	1	1	0	0	1	0	0	0	0	0	0
0	1	1	1	1	0	0	0	0	0	0	0
1	0	0	0	1	0	0	0	0	0	0	0
1	0	0	1	0	1	0	0	0	0	0	0
1	0	1	0	0	0	1	0	0	0	0	0
1	0	1	1	0	0	0	1	0	0	0	0
1	1	0	0	0	0	0	0	1	0	0	0
1	1	0	1	0	0	0	0	0	1	0	0
1	1	1	0	0	0	0	0	0	0	1	0
1	1	1	1	0	0	0	0	0	0	0	1

□ 表 5-1 sweep 鐘擺電路真值表

依照 sweep 鐘擺電路真值表, 布林函數式如下:

$L0 = \overline{D}\overline{C}\overline{B}\overline{A} + DCBA$
$L1 = \overline{D}\overline{C}\overline{B}A + DCB\overline{A}$
$L2 = \overline{DC}B\overline{A} + DC\overline{B}A$
$L3 = \overline{D}\overline{C}BA + DC\overline{B}\overline{A}$
$L4 = \overline{D}C\overline{B}\overline{A} + D\overline{C}BA$
$L5 = D\overline{C}B\overline{A} + \overline{D}C\overline{B}A$
$L6 = \overline{D}CB\overline{A} + D\overline{C}\overline{B}A$
$L7 = \overline{D}CBA + D\overline{C}\overline{B}\overline{A}$

經由布林函數,可設計內部電路如圖 5-3 所示:



🕒 圖 5-3 sweep 鐘擺電路

欲將 sweep 鐘擺電路設計成一個自製元件,製作步驟如下: 製作 sweep 鐘擺電路元件:

- 1. 開啟一個新圖形編輯檔, 如圖 5-3 繪製電路圖。
- 2. 存檔,取檔名為 sweep.gdf。
- 3. 編譯。
- **在**生符號檔,點選 File→Create Default Symbol,即可產生新的元件(名稱 sweep.sym)。

# 第5章

專題製作



🕒 圖 5-4 製作自製元件視窗

5. 開啟新的圖形編輯檔,此時即可取用所製作的元件(sweep.sym),點選 Symbol
 → Enter Symbol(或在編輯視窗按兩下 Double Click),即出現元件取用視窗。

Enter Symbol				X						
Symbol <u>N</u> ame:	sweep									
	MegaWizard Plug-In Manager									
Symbol Libraries	:									
c:\max2work\work3\clock24 c:\maxplus2\max2lib\prim c:\maxplus2\max2lib\prif c:\maxplus2\max2lib\mega_lpm										
Directory is: c:' Symbol <u>F</u> iles:	\max2work\	work3\cloo Directorie	ok24 is:							
d debounce f_diff fb_diff	-	Dc:\ Dma Dw	x2work ork3							
mod24 mod32768 mod60 mux2			lock24							
sweep	•	Dri <u>v</u> es		•						
<u>0</u> K			<u>C</u> ancel							

🕒 圖 5-5 取用元件視窗

6. 取用 sweep 元件(symbol):進入剛才存放 sweep 元件的資料夾,點選符號元件檔(Symbol File)sweep,按 OK,在圖形編輯視窗中,即可看到該元件(包裝後的 sweep 元件)。可在 sweep 元件上按兩下,即可開啟其內部電路視窗。



🕒 圖 5-6 自製元件內部電路圖

製作數位電子鐘電路需要的元件在前面章節已經介紹完畢,在此可將那些 元件集中於一個資料夾,便可開始繪製電路圖,設計步驟如下:

- 1. 建立新資料夾,取名 clock24,並複製前面單元製作元件 MOD 32768,MOD 60,MOD 24,共陰極七段顯示解碼器、多工器、防彈跳電路、前微分電路、 sweep 霹靂燈電路所完成繪圖檔(\*.gdf)及元件檔(\*.sym)儲存於該資料夾。
- 執行 MAX+plus II 軟體,開啟新的圖形編輯檔,叫出儲存 clock24 資料夾的 自製元件,利用它們配合邏輯閘及 D 型正反器完成數位電子鐘繪圖,如圖 5-7 所示。(因為電路圖甚大,讀者若在書本上看不清楚,可在隨書附贈光碟 的 clock24 資料夾內找到此檔,檔名 clock24s。)



### (a) 數位電子鐘電路圖



(b) 數位電子鐘部份電路解說圖

### 🌑 圖 5-7 數位電子鐘電路圖及解說

- 3. 點選 File→Save As,存檔於 clock24 資料夾內。在此取名數位電子鐘圖形檔 案名稱為 clock24s。
- **4.** File → Project → Set Project to Current File •
- 5. 指定 CPLD 晶片(Assign→Device)。

Device		1
Top of Hierarchy: c:\\8bits_adder\8bits_adder.gdf		<u>0</u> K
Device Earnily: MAX7000S	-	Cancel
Devices: EPM71285L084-15	_	Auto Device
EPM71285LC84-15	•	Device Options
EPM71285LC84-7 EPM71285LC84-6	-	Migration Device
Show Only Fastest Speed Grades		Edit Chips >>
Maintain Current Synthesis Regardless of Device	or Speed	

**6.** 編譯(MAX+plus Ⅱ→ Compiler)

設計完成數位電子鐘後,要知道其是否可正常執行,可執行模擬功能測試。

5-10

<sup>◎</sup> 圖 5-8 指定晶片視窗

專題製作

模擬步驟如下:

 開啟新的波形編輯檔案,設定功能模擬結束時間(File→End Time),在此設 172800µs;設定格線間距(Options → Grid Size),在此設1µs;顯示在視窗 中適當大小格線(View→Fit in Window)。

(在此因為一天有 86400 秒,有 0 與 1 兩種狀態,即 2μs 計數一次,172800 μs 可計數 0~86399,而輸入時脈頻率是設定為 32768,所以需要模擬 32768 × 172800=5662310400 μs,若真的設定那麼長的模擬時間,電腦可能會當機,所以這部份的模擬難以執行,在此以 172800 μs 來模擬試試。調整的開 關部份則請讀者自行設定輸入狀態模擬)。

New	×
File Type	
O <u>G</u> raphic Editor filegdf	
C Symbol Editor file	
O <u>I</u> ext Editor file	
Waveform Editor file .scf	
<u>Q</u> K <u>C</u> ancel	
● 圖 5-9 開啟新檔視	
End Time	
<u>T</u> ime: 172800us	
<u>D</u> K <u>C</u> ancel	
💿 圖 5-10 模擬結束時	间設定視窗
◎ 圖 5-10 模擬結束時 Grid Size	间設定視窗
◎ 圖 5-10 模擬結束時 Grid Size Grid Size: 1.0us	间設正視窗

🌑 圖 5-11 模擬單位時間設定視窗

儲存檔案(Save As), 檔名 clock24s.scf。輸入節點(Node→Enter Nodes from SNF, 按 List 及 = 2, OK), 編輯輸入計數器 ()C)。

Save As	x
File <u>N</u> ame: clock24s.scf	
Directory is: c:\max2worl	k\work3\clock24
<u>Files:</u> *.sof	Directories:
clock24s.scf	<ul> <li>C→ c:\</li> <li>C→ max2work</li> <li>C→ work3</li> <li>2→ clock24</li> </ul>
	Drives:
Automatic Extension:	.scf 💌
<u>0</u> K	<u>C</u> ancel

◎ 圖 5-12 另存新檔視窗

Enter Nodes from	n SNF					x
Node / Group:	×					List
A <u>v</u> ailable Nod	es & Groups:			Selected N	odes & Groups:	
TUNE_M (I) TUNE_H (I) clk (I) m2g (O) m2f (O) ■2 (O)		×	= <u>&gt;</u>	(TUNE_M (I TUNE_H (I m2g (D) m2f (D) m2e (∩) ◀	]	V V
Туре				Preserve	e Existina Nodes	
✓ Inputs	<u>R</u> egistered			 □ S <u>h</u> ow Al	- I Node Name Syn	onyms
✓ Outputs	Combinatorial					
🗖 <u>G</u> roup	📕 Memor <u>y</u> Bit					
	☐ Memory <u>W</u> ord			<u>0</u> K	<u>C</u> ancel	Clear

◎ 圖 5-13 輸出入節點選擇視窗

 點選 clk,再點選文,設定波形經每1個 grid size 轉態一次(Multiplied By = 1), 且每次轉態時計數器數值增加1 (Increment By = 1),以二進制(Binary)表示。



## 🕒 圖 5-14 模擬波形設定

 執行模擬(MAX+plus Ⅱ→Simulator,按下 Start)如圖 5-15 所示,模擬沒有錯 誤及警告,所得波形模擬結果符合數位電子鐘電路之結果。



🕒 圖 5-15 模擬結果

如上述經由步驟:畫電路圖→存檔→設為工作專案→指定 CPLD 晶片→編 譯→軟體模擬→規劃腳位→編譯→下載燒錄(若是 Atmel 的晶片下載前需轉檔) 後,即完成電路設計製作,此時可配合外部電路(或實驗器模組,需配合腳位規 劃)來驗證。

模擬成功之後,可下載(燒錄)到實驗板做實際電路測試,以下為接到尼德公司實驗板的接腳表格,讀者可以按表中接腳設定以完成硬體電路測試。

腳位對應關係	輸入						輸	出			
名稱	CLK	L0	L	1 I	.2	L3	L4	L5	L6	L7	dot2
CPLD 晶片腳位	PIN 83	PIN 73	PII 74	N P 4 7	IN 5	PIN 76	I PIN 77	PIN 79	PIN 80	PIN 81	PIN 60
實驗器模組對應腳位	CLK1	DG0	DC	G1 D	G2	DG	3 DG	DG5	DG6	DG7	DOT2
腳位對應關係	輸 入			輸 出							
名稱	TUNE_M	TUNE	H	m1a	n	n1b	m1c	m1d	m1e	m1f	m1g
CPLD 晶片腳位	PIN 5	PIN 4		PIN 30	P	PIN 31	PIN 33	PIN 34	PIN 35	PIN 36	PIN 37
實驗器模組對應腳位	SW2	SW3	5	A0	]	Bo	<b>C</b> 0	D0	E0	F0	G0
腳位對應關係											
名稱	m2a	m2b		m2c		n	n2d	m2e	m	2f	m2g
CPLD 晶片腳位	PIN 40	PIN 41		PIN 44		PIN 45		PIN 46	PI 4	N 8	PIN 49
實驗器模組對應腳位	A1	B1		C1		]	D1	E1	F	1	G1
腳位對應關係	輸出										
名稱	h1a	h1b		h1c		h1d		h1e	h	lf	h1g
CPLD 晶片腳位	PIN 51	PIN 52		PIN 54		PIN 55		PIN 56	PI 5	N 7	PIN 58
實驗器模組對應腳位	A2	B2		C2		]	D2	E2	F	2	G2
腳位對應關係											
名稱	h2a	h2b	)	h2	с	ł	2d	h2e	hź	2f	h2g
CPLD 晶片腳位	PIN 61	PIN 63		PIN 64		F	PIN 65	PIN 67	PI 6	N 8	PIN 69
實驗器模組對應腳位	A3	B3		C3		D3		E3	F	3	G3

◎ 表 5-2 電路圖輸出入腳位、CPLD 腳位及實驗器模組腳位對應表

專題製作

實驗器可選擇使用 CLK1 輸入端,選擇由石英晶體振盪輸入時脈 32768Hz。 84PIN 之 CPLD 其時脈輸入接腳必須用第 83PIN,而 44PIN 之 CPLD 則需用第 43PIN。在此需以 83PIN 接腳當時脈輸入端,第 0~7 個綠色 LED 接腳當輸出端 L0~L7;電路圖 dot2 接實驗器 DOT2;TUNE\_M 及 TUNE\_H 分別接實驗器 SW2 及 SW3;m1a~m1g 接實驗器 Ao~G0;m2a~m2g 接實驗器 A1~G1;h1a~h1g 接實 驗器 A2~G2;h2a~h2g 接實驗器 A3~G3。